|
一. 降低IC測(cè)試成本提高測(cè)試速度勢(shì)在必行
任何一種電子產(chǎn)品都離不開(kāi)體積小、功能強(qiáng)的芯片，正是芯片推動(dòng)著IC飛速發(fā)展，同時(shí)，也推動(dòng)著IC電子設(shè)計(jì)自動(dòng)化和測(cè)試技術(shù)的發(fā)展。但是測(cè)試不可避免地要滯后于IC的開(kāi)發(fā)。
系 統(tǒng)級(jí)芯片（或系統(tǒng)集成芯片）測(cè)試是一個(gè)費(fèi)時(shí)間的過(guò)程。要完成測(cè)試，要降低測(cè)試成本，需要生成數(shù)千測(cè)試圖形和矢量，還要達(dá)到足夠高的故降覆蓋率才行。隨昔測(cè) 試鏈從芯片級(jí)延伸到板級(jí)，系統(tǒng)級(jí)、最后到現(xiàn)場(chǎng)級(jí)測(cè)試，面臨的測(cè)試挑戰(zhàn)倍增。毎一級(jí)都將增加資用，測(cè)試成本可能將占到芯片成本的一半。
全美IC供貨商工業(yè)協(xié)會(huì)要求迅速降低測(cè)試成本。全美電子制造首創(chuàng)公司在半導(dǎo)體工業(yè)發(fā)展藍(lán)圖上，提出在今后10年中將測(cè)試成本降低90%。半導(dǎo)體工業(yè)協(xié)會(huì)負(fù)責(zé)確定的這一國(guó)際半導(dǎo)體技術(shù)發(fā)展藍(lán)圖采用了美國(guó)，歐洲，韓國(guó)和中國(guó)臺(tái)灣的數(shù)據(jù)。
英特爾公司的副總裁Patrick Celsinger先生利用1998年更薪的技術(shù)發(fā)展藍(lán)圖數(shù)據(jù)，提出了IC測(cè)試摩 爾定律，并在美國(guó)大西洋城舉行的1999年國(guó)際測(cè)試會(huì)議上就此做了講演。該定律預(yù)測(cè)未來(lái)幾年，毎一晶體管的硅投資成本將低于其測(cè)試成本。Patrick Celsinger先生指出，硅成本已迅速下降，測(cè)試成本卻基本保持不變。并且，被測(cè)器件的速度常常比測(cè)試設(shè)備能測(cè)的速度高。也就是說(shuō)，測(cè)試設(shè)備的發(fā)展速 度已跟不上測(cè)試對(duì)象的發(fā)展。同時(shí)，測(cè)試成本在制造成本中所占比例過(guò)大。
二. 混合信號(hào)IC測(cè)試總線新標(biāo)準(zhǔn)
伴 隨系統(tǒng)級(jí)芯片嵌入核或虛擬部件（IP模塊）概念的出現(xiàn)，產(chǎn)生了混合信號(hào)測(cè)試的概念。芯片的測(cè)試重點(diǎn)一直是數(shù)字輸入/輸出，但某些嵌入核和芯片需要模似測(cè) 試。為此，IEEE半導(dǎo)體工業(yè)協(xié)會(huì)（SA）標(biāo)準(zhǔn)委員會(huì)于1999年6月批準(zhǔn)了建立混合信號(hào)測(cè)試總線標(biāo)準(zhǔn)的1149.4文件。
1149.4測(cè)試總線能將板上所有芯片與板外的模擬激勵(lì)信號(hào)源和對(duì)激勵(lì)作出響應(yīng)的測(cè)量?jī)x器相連。對(duì)毎一塊混合信號(hào)IC而言，1149.4測(cè)試總線規(guī)定了芯片上的矩陣開(kāi)關(guān)，這樣，通過(guò)芯片的邊界掃描寄存器就能夠把特定的管腳與1149.4總線直接相連。
IEEE1149.4 向被測(cè)的系統(tǒng)級(jí)芯片提供了連接模擬激勵(lì)與響應(yīng)的路徑，符合此標(biāo)準(zhǔn)的器件通過(guò)與1149.1兼容的數(shù)據(jù)寄存器（IEEE1149.1-1990規(guī)定的標(biāo)準(zhǔn)測(cè) 試接人端和邊界掃描結(jié)構(gòu)）控制的虛擬模擬開(kāi)關(guān)陣列，就能提供模擬測(cè)試能力。通過(guò)符合IEEE1149.4標(biāo)準(zhǔn)的混合仿號(hào)器件的毎一根模擬管腳均能輸入模擬 電流，輸出電壓響應(yīng)。
毎一根模擬管腳都能仿真1149.1測(cè)試接人端標(biāo)準(zhǔn)的數(shù)字狀態(tài)，即提供靜止的高低電平，并捕獲數(shù)字響應(yīng)。
IEEE1149.4 標(biāo)準(zhǔn)的重點(diǎn)是互連（包括擴(kuò)展的互連）測(cè)試。許多模擬信號(hào)膂腳不是直接連到其它IC管腳上，而是通過(guò)無(wú)源元件來(lái)連接的，即在模擬管腳之間連接有電阻、電容、 電感，從而形成了擴(kuò)展互連。為了對(duì)模擬倌號(hào)管腳進(jìn)行互連測(cè)試，1149.4標(biāo)準(zhǔn)包括一個(gè)完整的管腳邊界環(huán)路。本質(zhì)上，所有管腳的邊界掃描寄存器都是基于管 腳的測(cè)試單元。另外，IEEE1149.4還應(yīng)用邊界掃描寄存器來(lái)捕捉毎一模擬信號(hào)管腳的電壓比特值。采用這種方式，模擬管腳已用于簡(jiǎn)單互連芯片的短路和 開(kāi)路測(cè)試。
|
